問(wèn)答題
設(shè)下圖中A為理想運(yùn)放,求各電路的輸出電壓值。
您可能感興趣的試卷
你可能感興趣的試題

最新試題
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。
題型:判斷題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是()。
題型:?jiǎn)雾?xiàng)選擇題
CG放大器因其輸入電阻過(guò)小,因此沒(méi)什么用處。
題型:判斷題
當(dāng)VGS=0時(shí),能夠?qū)ǖ腗OS管為()
題型:多項(xiàng)選擇題
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
題型:?jiǎn)雾?xiàng)選擇題