單項(xiàng)選擇題在半導(dǎo)體材料中，其說法正確的是（）。
A.P型半導(dǎo)體和N型半導(dǎo)體材料本身不帶電
B.P型半導(dǎo)體中，由于多數(shù)載流子為空穴，所以它帶正電
C.N型半導(dǎo)體中，由于多數(shù)載流子為自由電子，所以它帶負(fù)電
D.N型半導(dǎo)體中，由于多數(shù)載流子為空穴，所以它帶負(fù)電
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題
由理想二極管組成的電路如圖所示，其A、B兩端的電壓為（）。
A.+6V
B.-6V
C.-18V
D.+18V
2.單項(xiàng)選擇題將PN結(jié)兩端加反向電壓時(shí)，在PN結(jié)內(nèi)參與導(dǎo)電的是（）。
A.空穴
B.自由電子
C.自由電荷
D.空穴和自由電子
最新試題
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
題型：?jiǎn)雾?xiàng)選擇題
?已知Nexys4開發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問該計(jì)數(shù)器至少需要多少位？（）
題型：?jiǎn)雾?xiàng)選擇題
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：?jiǎn)雾?xiàng)選擇題
?CD放大器的性能特征有（）。?
題型：多項(xiàng)選擇題