A.全相連
B.段相連
C.組相連
D.直接
您可能感興趣的試卷
你可能感興趣的試題
A.向前兼容，并向上兼容
B.向后兼容，力爭向上兼容
C.向前兼容，并向下兼容
D.向后兼容，力爭向下兼容
A.主存地址
B.邏輯地址
C.物理地址
D.有效地址
A.基址尋址
B.間接尋址
C.變址尋址
D.直接尋址
A.通道開始選擇設備期
B.通道數(shù)據(jù)傳送期
C.通道數(shù)據(jù)傳送結束期
D.用戶經(jīng)訪管指令進入管態(tài)，運行I/O管理程序的期間
A.從上向下設計
B.從下向上設計
C.從兩頭向中間設計
D.從中間開始向上、向下設計
最新試題
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結果等）三個階段，并采用三級流水線。仍然要采用指令取消技術，請修改上面的程序。
畫出流水線任務調(diào)度的狀態(tài)有向圖。
有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
寫出主存地址和Cache地址的格式，并標出各字段的長度。
若采用LRU替換算法，計算Cache的塊命中率。
求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。
僅根據(jù)使用頻度，不考慮其它要求，設計出全Huffman操作碼，計算其平均碼長。
設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。
設16個處理器編號分別為0，1，…，15，要用單級互連網(wǎng)絡，當互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？
如果N=100，采用指令取消技術后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？