單項(xiàng)選擇題用原碼輸出的譯碼器實(shí)現(xiàn)多輔出邏輯函數(shù)，需要增加若于個（）。
A.非門
B.與非門
C.或門
D.或非門
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題利用2個74LSl38和1個非門，可以擴(kuò)展得到1個（）線譯碼器。
A.2—4
B.3—8
C.4—16
D.無法確定。
2.單項(xiàng)選擇題74LS138有（）個譯碼輸入端和（）個譯碼輸出端。
A.1，3
B.3，8
C.8，3
D.無法確定
3.單項(xiàng)選擇題10—4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
A.1
B.9
C.10
D.多
4.單項(xiàng)選擇題在設(shè)計過程中，邏輯函數(shù)化簡的目的是（）。
A.獲得最簡與或表達(dá)式
B.用最少的邏輯器件完成沒計
C.用最少的集電門完成設(shè)計
D.獲得最少的與項(xiàng)
5.單項(xiàng)選擇題組合電路設(shè)計的結(jié)果一般是要得到（）。
A.邏輯電路圖
B.電路的邏輯功能
C.電路的真值表
D.邏輯函數(shù)式
最新試題
根據(jù)什么判斷簡單電路中的險象存在？
題型：問答題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：單項(xiàng)選擇題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項(xiàng)選擇題
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體？是否可以有多個實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
題型：單項(xiàng)選擇題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。
題型：問答題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
題型：單項(xiàng)選擇題
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少？
題型：問答題