單項(xiàng)選擇題數(shù)字系統(tǒng)中，常用（）電路，將輸入緩變信號變?yōu)榫匦蚊}沖信號。
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題三態(tài)寄存器的（）信號無效時(shí)，寄存器輸出為高阻狀態(tài)。
A.異步清零
B.輸入使能
C.CP
D.輸出使能
2.單項(xiàng)選擇題維持阻塞型D觸發(fā)器的狀態(tài)由CP（）時(shí)D的狀態(tài)決定。
A.上升沿
B.下降沿
C.高電平
D.低電平
3.單項(xiàng)選擇題主從JK觸發(fā)器Q的狀態(tài)是在時(shí)鐘脈沖CP（）發(fā)生變化。
A.上升沿
B.下降沿
C.高電平
D.低電平
4.單項(xiàng)選擇題如果觸發(fā)器的次態(tài)僅取決于CP（）時(shí)輸入信號的狀態(tài)，就可以克服空翻。
A.上升（下降）
B.高電平
C.低電平
D.無法確定
5.單項(xiàng)選擇題如果把觸發(fā)器的JK輸入端接到一起，該觸發(fā)器就轉(zhuǎn)換成（）觸發(fā)器。
A.D
B.T
C.RS
D.T
最新試題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項(xiàng)選擇題
TTL與非門閾值電壓UT的典型值是（）
題型：單項(xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：單項(xiàng)選擇題
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型：單項(xiàng)選擇題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：單項(xiàng)選擇題
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？
題型：問答題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：單項(xiàng)選擇題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題