A.輸入緩沖電路
B.與陣列
C.輸出緩沖電路
D.移位寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.石英晶體多謝振蕩器
A.3.33V
B.5V
C.6.66V
D.10V
A.多諧振蕩器
B.單穩(wěn)態(tài)觸發(fā)器
C.施密特觸發(fā)器
D.JK觸發(fā)器
A.555
B.556
C.7556
D.7555
A.速度快高
B.電路簡單
C.振蕩頻率穩(wěn)定
D.輸出波形邊沿陡峭。
最新試題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
（）在計算機系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
根據(jù)什么判斷簡單電路中的險象存在？
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？