A.任意兩個(gè)最小項(xiàng)mi和mj（i≠j），其邏輯與為1。
B.n個(gè)變量的全部最小項(xiàng)之邏輯或?yàn)?。
C.某一個(gè)最小項(xiàng)不是包含在函數(shù)F中，就是包含在函數(shù)
D.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)，并消去一對(duì)因子。
您可能感興趣的試卷
你可能感興趣的試題
A.0⊙0＝1
B.1⊙1＝0
C.0⊙1＝1
D.1⊙0＝0
A.0⊙0＝0
B.1⊙1＝1
C.0⊙1＝1
D.0⊙0＝1
A.0＋0＝0
B.0＋1＝1
C.1＋0＝0
D.1＋1＝0
A.0·0＝0
B.0·1＝0
C.1·0＝0
D.1·1＝1
A.0
B.1
C.2
D.3
最新試題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。