A.寫方程式
B.計(jì)算并列出狀態(tài)轉(zhuǎn)換表
C.畫出狀態(tài)轉(zhuǎn)換圖或者時(shí)序圖
D.根據(jù)狀態(tài)轉(zhuǎn)換圖或時(shí)序圖說明電路的邏輯功能
您可能感興趣的試卷
你可能感興趣的試題
A.統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)
B.用于記時(shí)、記數(shù)系統(tǒng)
C.分頻
D.產(chǎn)生序列脈沖
A.驅(qū)動(dòng)方程
B.輸出方程
C.時(shí)鐘方程
D.狀態(tài)方程
A.同步時(shí)序邏輯電路
B.異步時(shí)序邏輯電路
C.555定時(shí)器電路
D.脈沖產(chǎn)生電路
A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步，而異步時(shí)序電路中沒有統(tǒng)一的時(shí)鐘脈沖，電路的狀態(tài)隨輸入信號(hào)的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”，而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中，任一時(shí)刻，幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中，每個(gè)時(shí)刻僅允許一個(gè)輸入信號(hào)發(fā)生變化，以避免電路中可能出現(xiàn)的競(jìng)爭(zhēng)現(xiàn)象。
最新試題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。