A.8421BCD編碼器
B.二進(jìn)制編碼器
C.十進(jìn)制編碼器
D.二-十進(jìn)制編碼器
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)字電路
B.模擬電路
C.組合邏輯電路
D.時序邏輯電路
A.卡諾圖中有2個1格相鄰,可以消去1個互反變量
B.卡諾圖中有4個1格相鄰,可以消去2個互反變量
C.卡諾圖中有8個1格相鄰,可以消去4個互反變量
D.卡諾圖中有16個1格相鄰,可以消去8個互反變量
A.并項法
B.吸收法
C.消去法
D.配項法
A.如果A+B=A+C,則B=C
B.如果AB=AC,則B=C
C.如果A+1=1,則A=0
D.如果A+A=A,則A=1
A.5V
B.10V
C.25V
D.220V
最新試題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
以下哪個編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。