問答題
電路如圖所示,設(shè)滿足深度負反饋條件。
(1)判斷級間反饋的極性和組態(tài);
(2)求其閉環(huán)電壓放大倍數(shù)Auf。
您可能感興趣的試卷
你可能感興趣的試題

最新試題
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項選擇題
在對數(shù)字鐘計時、校時模塊進行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復位信號無效,計時使能信號有效的情況下,仿真需運行多長時間?()
題型:單項選擇題
?CG放大器的性能描述合理的是()。
題型:單項選擇題
?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。
題型:多項選擇題
在下圖中如果輸入輸出均有電容耦合,則將RG的阻值由10MΩ替換為1MΩ時,柵極直流電壓將會(),漏極直流電流將會(),輸入電阻將會()。
題型:單項選擇題