單項(xiàng)選擇題觸發(fā)器和門電路（）
A.二者都是時(shí)序邏輯電路
B.二者都無記憶功能
C.二者都有記憶功能
D.前者是時(shí)序邏輯電路
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題編碼器，譯碼器為（）
A.組合邏輯電路
B.時(shí)序邏輯電路
C.脈沖電路
D.基本邏輯門電路
2.單項(xiàng)選擇題按觸發(fā)器的CP所決定的狀態(tài)轉(zhuǎn)換區(qū)分，計(jì)數(shù)器可分為（）計(jì)數(shù)器。
A.加法、減法
B.同步和異步
C.二、十和N進(jìn)制
D.可逆
最新試題
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
題型：?jiǎn)雾?xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
題型：?jiǎn)雾?xiàng)選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：?jiǎn)雾?xiàng)選擇題
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
題型：多項(xiàng)選擇題
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
題型：?jiǎn)雾?xiàng)選擇題