多項(xiàng)選擇題?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
A.xor
B.not
C.nand
D.nor
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
A.8’b11_11_11_11
B.8’b1111111
C.8’h7f
D.8’d127
2.多項(xiàng)選擇題?verilog語(yǔ)法中，間隔符號(hào)主要包括（）。
A.換頁(yè)符
B.換行符
C.TAB鍵
D.空格符
最新試題
?CG放大器的性能描述合理的是（）。
題型：?jiǎn)雾?xiàng)選擇題
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
題型：?jiǎn)雾?xiàng)選擇題
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
題型：多項(xiàng)選擇題
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
題型：?jiǎn)雾?xiàng)選擇題
?已知Nexys4開(kāi)發(fā)板外部時(shí)鐘信號(hào)頻率為100MHz，數(shù)字鐘用來(lái)產(chǎn)生秒信號(hào)的時(shí)鐘信號(hào)頻率為1Hz，若采用計(jì)數(shù)器對(duì)100MHz的外部時(shí)鐘分頻得到1Hz的秒信號(hào)，請(qǐng)問(wèn)該計(jì)數(shù)器至少需要多少位？（）
題型：?jiǎn)雾?xiàng)選擇題