A.數(shù)據(jù)輸入緩沖器和狀態(tài)寄存器
B.控制寄存器和狀態(tài)寄存器
C.數(shù)據(jù)輸入緩沖器和控制寄存器
D.數(shù)據(jù)輸出緩沖器的控制寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.2002H，00H
B.1FFEH，00H
C.1FFEH，20H
D.2002H，20H
A.MOV.EAX，10H
B.IN.EAX，DX
C.MOV.[EBX][EBP]，10H
D.MOV.EBX，OFFSET[EBX][ESI]
A.XORAL，AL
B.ORAL，00H
C.ANDAL，00H
D.SUBAL，AL
A.2
B.4
C.6
D.8
A.程序計數(shù)器PC是控制程序有序執(zhí)行的關(guān)鍵性部件。
B.堆棧的進(jìn)出原則是先進(jìn)后出，而指令隊列的進(jìn)出原則則是先進(jìn)先出。
C.輸入/輸出指令是任何微處理器必有的指令
D.CPU由運(yùn)算器和控制器組成
最新試題
在8086系統(tǒng)中，一條指令最多以（）個字節(jié)的代碼形式存在于存儲器的碼段中。
（）主要用于將二進(jìn)制數(shù)的某些位求反。
定義字節(jié)變量的偽指令是（），匯編后，該變量以字節(jié)為單位分配存儲單元。
主要用于將二進(jìn)制數(shù)的某些位清零的位操作指令是（）。
在8086系統(tǒng)中，一條指令最少以（）個字節(jié)的代碼形式存在于存儲器的碼段中。
接口電路按傳送數(shù)據(jù)的方式可分為：通用接口和專用接口。
CPU和輸入輸出設(shè)備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。
菊花鏈優(yōu)先級排隊電路是一種優(yōu)先級管理的簡單硬件方案。
8086CPU段基址來源于CS、DS、SS、ES、IP。
8086系統(tǒng)采用存儲器分體結(jié)構(gòu)，偶地址數(shù)據(jù)由數(shù)據(jù)線（）傳送，奇地址數(shù)據(jù)由數(shù)據(jù)線（）傳送。