A.組合合邏輯控制器的時(shí)序系統(tǒng)比較簡(jiǎn)單
B.微程序控制器的時(shí)序系統(tǒng)比較簡(jiǎn)單
C.兩者的時(shí)序系統(tǒng)復(fù)雜程度相同
D.可能是組合邏輯控制器時(shí)序系統(tǒng)簡(jiǎn)單，也可能微程序控制器時(shí)序系統(tǒng)簡(jiǎn)單
您可能感興趣的試卷
你可能感興趣的試題
A.CPU控制
B.微程序控制
C.系統(tǒng)總線控制
D.CPU內(nèi)部總線控制
A.要求發(fā)送數(shù)據(jù)的設(shè)備
B.要求接收數(shù)據(jù)的設(shè)備
C.CPU
D.申請(qǐng)控制總線，并掌握總線控制權(quán)的設(shè)備
A.時(shí)序
B.系統(tǒng)組成角度
C.數(shù)據(jù)傳送格式
D.信息傳送
A.階碼部分與尾數(shù)部分分別進(jìn)行加減運(yùn)算
B.階碼與尾數(shù)作為一個(gè)整體相加減
C.階碼對(duì)齊后，尾數(shù)相加減
D.尾數(shù)單獨(dú)加減，取二數(shù)中最大階碼值作為結(jié)果的階碼值
A.在原碼一位乘中只有求和操作而無相減操作
B.在補(bǔ)碼一位乘中只有求和操作而無相減操作
C.在原碼一位乘中，即有求和操作，也有相減操作
D.不管是原碼一位乘或補(bǔ)碼一位乘，都既有求和操作也有相減操作
最新試題
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.讀取指令B.指令譯碼C.下一條指令地址的計(jì)算D.數(shù)據(jù)計(jì)算E.控制器設(shè)計(jì)簡(jiǎn)單F.控制器設(shè)計(jì)復(fù)雜（1）一個(gè)指令周期中，（）是每一條指令都必須執(zhí)行的，所完成的功能對(duì)所有指令都相同。（2）一個(gè)指令周期中，（）對(duì)多數(shù)指令所完成的功能是類似的。（3）一條指令在執(zhí)行過程中，一定要完成（）并保存，以保證程序自動(dòng)連續(xù)執(zhí)行。（4）指令采取順序方式執(zhí)行的優(yōu)點(diǎn)是（）。（5）指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，但它的（）。
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
寫出X=10111101的補(bǔ)碼表示，正確結(jié)果為（）。
將十六進(jìn)制數(shù)（1A5）16轉(zhuǎn)換為十進(jìn)制數(shù)，正確結(jié)果為（）。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.微指令地址B.控制存儲(chǔ)器C.微指令寄存器D.微程序控制器E.硬連線控制器F.簡(jiǎn)單G.復(fù)雜（1）微程序控制器是通過（）的銜接區(qū)分指令執(zhí)行步驟的。（2）微程序控制器的控制信號(hào)被讀出后，還需經(jīng)過一個(gè)（）送到被控制部件。（3）相對(duì)硬連線控制器，微程序控制器的設(shè)計(jì)與實(shí)現(xiàn)（）。（4）為了獲得快一些的運(yùn)行速度，控制器部件應(yīng)選擇（）。（5）（）是微程序控制器的核心部件。
已知X=10111001，Y=-00101011，求[X +Y]補(bǔ)，正確結(jié)果為（）。
RAM記憶單元從6管變到4管，在保持狀態(tài)時(shí)沒有外加電源供電，使得RAM成為了（）。
計(jì)算機(jī)中機(jī)器訪問的最小單位被稱為（）。
將十進(jìn)制數(shù)（-0.288）10轉(zhuǎn)化成二進(jìn)制數(shù)，要求小數(shù)點(diǎn)后保留7位數(shù)值位，正確結(jié)果為（）。
刷新控制電路的主要任務(wù)是解決刷新和（）之間的矛盾。