單項(xiàng)選擇題為了使高阻輸出的放大電路與低阻負(fù)載很好地配合，可以在放大電路與負(fù)載之間插入（）。
A.共基極電路
B.共射極電路
C.共集電極電路
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題在分壓式偏置電路中，發(fā)射極旁路電容Ce的作用是（）。
A.減少信號(hào)的損耗
B.使工作點(diǎn)穩(wěn)定
C.增大放大能力
2.單項(xiàng)選擇題單管共射極放大器輸入正弦電壓，用示波器觀察到輸出波形的正半周被削頂，該放大器的靜態(tài)工作點(diǎn)設(shè)置得（）。
A.無(wú)法確定
B.偏高
C.偏低
最新試題
可以通過(guò)新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
題型：多項(xiàng)選擇題
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
題型：?jiǎn)雾?xiàng)選擇題
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
題型：?jiǎn)雾?xiàng)選擇題
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
題型：?jiǎn)雾?xiàng)選擇題
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
題型：多項(xiàng)選擇題