問答題
OCL功放電路如圖所示，輸入電壓為正弦波信號(hào)。已知當(dāng)輸入信號(hào)幅度達(dá)到最大時(shí)，V3、V4管的最小壓降uCE（min）=2V。
（1）求V3、V4管承受的最大電壓uCE（max）；
（2）求V3、V4管流過(guò)的最大集電極電流iC（max）；
（3）求V3、V4每個(gè)管子的最大管耗PTm；
（4）若R3、R4上的電壓及V3、V4的最小管壓降uCE（min）忽略不計(jì)，則V3、V4管的參數(shù)ICM、PCM、U（BR）CEO應(yīng)如何選擇？
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
題型：多項(xiàng)選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)？（）
題型：?jiǎn)雾?xiàng)選擇題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。
題型：判斷題
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問此刻電路輸入端D0，D1電平可能分別為（）。
題型：?jiǎn)雾?xiàng)選擇題