問答題
在圖電路中的電容對信號可視為短路，試定性分析各電路能否正常放大，為什么？
您可能感興趣的試卷
最新試題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
題型：多項選擇題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz，數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz，若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號，請問該計數(shù)器至少需要多少位？（）
題型：單項選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題
當(dāng)VGS=0時，能夠?qū)ǖ腗OS管為（）
題型：多項選擇題
MOSFET做放大器，要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
題型：判斷題