A.計(jì)算機(jī)軟件所要完成的功能
B.計(jì)算機(jī)硬件的全部組成
C.編程要用到的硬件組織
D.計(jì)算機(jī)各部件的硬件實(shí)現(xiàn)
您可能感興趣的試卷
你可能感興趣的試題
A.主存采用MOS還是TTL
B.主存采用多體交叉還是單體
C.主存容量和編址方式
D.主存頻寬的確定
A.I/O方式中的DMA訪問方式
B.浮點(diǎn)數(shù)據(jù)表示
C.訪問方式保護(hù)
D程序性中斷
A.字符行運(yùn)算指令
B.是否使用通道行I/O處理機(jī)
C.虛擬存儲(chǔ)器
D.VLSI技術(shù)
A.主存速度
B.機(jī)器工作狀態(tài)
C.信息保護(hù)
D.數(shù)據(jù)表示
A.編譯程序解釋
B.匯編程序解釋
C.編譯程序翻譯
D.匯編程序翻譯
最新試題
指出訪存操作數(shù)地址尋址的最大相對(duì)位移量為多少個(gè)字節(jié)？
假設(shè)在3000次訪存中，第一級(jí)Cache不命中110次，第二級(jí)Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？
當(dāng)存儲(chǔ)系統(tǒng)的訪問效率為0.5時(shí)，計(jì)算命中率和等效訪問周期。
畫出流水線任務(wù)調(diào)度的狀態(tài)有向圖。
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運(yùn)算和寫回結(jié)果等）三個(gè)階段，并采用三級(jí)流水線。仍然要采用指令取消技術(shù)，請(qǐng)修改上面的程序。
若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對(duì)這個(gè)塊訪問16次，計(jì)算在這種情況下的Cache命中率。
浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。
寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長(zhǎng)度。
如果一條指令的執(zhí)行過程分解為“取指令”和“分析”兩個(gè)階段，并采用兩級(jí)流水線。為了采用指令取消技術(shù)，請(qǐng)修改上面的程序。
為了使存儲(chǔ)系統(tǒng)的訪問效率達(dá)到0.94，命中率和等效訪問周期應(yīng)該提高到多少？