A.提高解題速度
B.減少所需要的存儲容量
C.提高系統(tǒng)的靈活性
D.提高系統(tǒng)的性能價格比
您可能感興趣的試卷
你可能感興趣的試題
A.提高解題速度
B.提高硬件利用率
C.提高硬件成本
D.減少所需要的存儲容量
A.“執(zhí)行”指令
B.“訪管”指令
C.“啟動I/O”指令
D.“測試與置定”指令
A.專用部件設(shè)置
B.功能部件的集成度
C.控制機(jī)構(gòu)的組成
D.緩沖技術(shù)
A.計(jì)算機(jī)軟件所要完成的功能
B.計(jì)算機(jī)硬件的全部組成
C.編程要用到的硬件組織
D.計(jì)算機(jī)各部件的硬件實(shí)現(xiàn)
A.主存采用MOS還是TTL
B.主存采用多體交叉還是單體
C.主存容量和編址方式
D.主存頻寬的確定
最新試題
在有16個處理器的均勻洗牌網(wǎng)絡(luò)中，若要使第0號處理器與第15號處理器相連，需要經(jīng)過多少次均勻洗牌和交換置換。
浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2，階值位數(shù)q=2，尾數(shù)基值rm=10，尾數(shù)位數(shù)p′=1，即按照使用的二進(jìn)制位數(shù)來說，等價于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個數(shù)。
若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計(jì)算在這種情況下的Cache命中率。
假設(shè)在3000次訪存中，第一級Cache不命中110次，第二級Cache不命中55次。試問：在這種情況下，該Cache系統(tǒng)的局部不命中率和全局不命中率各是多少？
寫出主存地址和Cache地址的格式，并標(biāo)出各字段的長度。
設(shè)計(jì)8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負(fù)127。請?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長度和操作碼的編碼。
若對數(shù)字0～9和空格采用二進(jìn)制編碼，試設(shè)計(jì)編碼平均長度最短的編碼。
如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？
求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。
寫出N=8的蝶式置換的互連函數(shù)，如采用Omega網(wǎng)絡(luò)，則需幾次通過才能完成此變換？畫出Omega網(wǎng)絡(luò)實(shí)現(xiàn)此變換的控制狀態(tài)圖。