單項選擇題組合邏輯電路任意時刻的穩(wěn)態(tài)輸出取決于（）
A.該時刻的輸入信號
B.該時刻輸入信號和輸入信號作用前電路的狀態(tài)
C.輸入信號作用前電路的狀態(tài)
D.輸出信號
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在數(shù)字電路中，變量的或邏輯運算，1＋1＝（）
A.0
B.1
C.2
D.10
2.單項選擇題一個二進制表達式為（11010.11）=1*24+1*23+0*22+1*21+1*20+1*2-1+1*2-2，其中24項稱為（）
A.基數(shù)
B.權(quán)
C.系數(shù)
D.不確定
最新試題
?CD放大器的性能特征有（）。?
題型：多項選擇題
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。
題型：單項選擇題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進行傳輸（注意圖中未畫出電容），要實現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項選擇題
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時，溝道夾斷點向漏極移動。
題型：判斷題
?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時，使用一條語句來進行描述assign out1=（sel &b）∣（~sel &a），這條語句對應(yīng)的是（）。
題型：單項選擇題