單項(xiàng)選擇題數(shù)字電路中,當(dāng)晶體管的飽和深度變淺時(shí),其工作速度()。

A.變低
B.不變
C.變高
D.加倍


最新試題

TTL與非門輸出高電平的參數(shù)規(guī)范值是()

題型:?jiǎn)雾?xiàng)選擇題

10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。

題型:?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。

題型:?jiǎn)柎痤}

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。

題型:?jiǎn)雾?xiàng)選擇題

簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

題型:?jiǎn)柎痤}

要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。

題型:?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()

題型:?jiǎn)雾?xiàng)選擇題

一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()

題型:?jiǎn)雾?xiàng)選擇題

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù),但它不可以用來(lái)實(shí)現(xiàn)()。

題型:?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型:?jiǎn)雾?xiàng)選擇題