單項選擇題某邏輯電路由一個功能塊電路組成．整體電路的邏輯功能與這個功能塊原來的邏輯功能（）。
A.一定相同
B.一定不同
C.不一定相同
D.無法確定
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題功能塊電路內(nèi)部一般是由（）組成。
A.單片MSI
B.多片MSI
C.各種門電路
D.無法確定
2.單項選擇題與4位串行進位加法器比較，使用超前進位全加器的目的是（）。
A.完成自動加法進位
B.完成4位加法
C.提高運算速度
D.完成4位串行加法
3.單項選擇題多路數(shù)據(jù)選擇器MUX的輸入信號可以是（）。
A.數(shù)字信號
B.模擬信號
C.數(shù)?；旌闲盘?
D.數(shù)字和模擬信號
4.單項選擇題七段譯碼器74LS47的輸入是4位（），輸出是七段反碼。
A.二進制碼
B.七段碼
C.七段反碼
D.BCD碼
5.單項選擇題用原碼輸出的譯碼器實現(xiàn)多輔出邏輯函數(shù)，需要增加若于個（）。
A.非門
B.與非門
C.或門
D.或非門
最新試題
試提出數(shù)字頻率計的三種設計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設計方案是最佳嗎？簡述理由。
題型：問答題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
題型：單項選擇題
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
題型：問答題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
以下哪個編碼不能是二－十進制譯碼器的輸入編碼（）
題型：單項選擇題
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
以下代碼中為無權(quán)碼的為（）。
題型：單項選擇題
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項選擇題
與倒T形電阻網(wǎng)絡DAC相比，權(quán)電流網(wǎng)絡D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項選擇題