A.在專用編程器上逐片編程
B.在專用編程器L同時(shí)編程
C.通過編程線對(duì)板上的HDPLD逐片編程
D.通過編程線對(duì)板上的所有HDPLD—次編程
您可能感興趣的試卷
你可能感興趣的試題
A.HDPLD和FPGA
B.GAL
C.HDPLD
D.FPGA
A.復(fù)雜
B.控制為主
C.時(shí)序?yàn)橹?
D.較簡單
A.復(fù)雜
B.控制為主
C.時(shí)序?yàn)橹?
D.較簡單
A.PAL
B.GAL
C.HDPLD
D.FPGA
A.用戶電路板
B.特制的電路板
C.編程器
D.專用編程器
最新試題
具有“有1出0、全0出1”功能的邏輯門是（）
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
以下代碼中為無權(quán)碼的為（）。
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。