單項(xiàng)選擇題將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為（）。
A.采樣
B.量化
C.保持
D.編碼
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題用二進(jìn)制碼表示指定離散電平的過程稱為（）。
A.采樣
B.量化
C.保持
D.編碼
2.單項(xiàng)選擇題一個(gè)無符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）。
A.4KΩ
B.5KΩ
C.10KΩ
D.20KΩ
3.單項(xiàng)選擇題將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過程稱為（）。
A.采樣
B.量化
C.保持
D.編碼
4.單項(xiàng)選擇題一個(gè)無符號(hào)10位數(shù)字輸入的DAC，其輸出電平的級(jí)數(shù)為（）。
A.4
B.10
C.1024
D.2
5.單項(xiàng)選擇題一個(gè)無符號(hào)8位數(shù)字量輸入的DAC，其分辨率為（）位。
A.1
B.3
C.4
D.8
最新試題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
題型：單項(xiàng)選擇題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
題型：單項(xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：單項(xiàng)選擇題
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？
題型：問答題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
題型：單項(xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題