A.奇數(shù)
B.偶數(shù)
C.基數(shù)
D.位權(quán)
您可能感興趣的試卷
你可能感興趣的試題
A.二進(jìn)制
B.八進(jìn)制
C.十進(jìn)制
D.十六進(jìn)制
A.真值表
B.表達(dá)式
C.邏輯圖
D.卡諾圖
A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
A.輸入級
B.輸出級
C.放大級
D.中間級
A.包圍圈盡可能的大，個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n（n＝1、2、…）
C.允許重復(fù)圈1，但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
最新試題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。