A.“1”格允許被一個以上的圈所包圍。
B.“1”格不能漏畫。
C.圈的個數(shù)要盡量少，圈的面積應(yīng)盡量的大。
D.每圈必有一個新“1“格。
您可能感興趣的試卷
你可能感興趣的試題
A.畫出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項
C.寫出最簡“與或”邏輯函數(shù)表達式
D.寫出最簡“與或非”邏輯函數(shù)表達式
A.卡諾圖中的方塊數(shù)等于最小項總數(shù)，既等于2n（n為變量數(shù)）
B.變量取值不能按二進制數(shù)的順序排列，必須按循環(huán)碼排列。
C.卡諾圖是一個上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。
A.對于任一個最大項，只有對應(yīng)一組變量取值，才能使其值為0，其余情況均為1。
B.任意兩個最大項Mi和Mj，其邏輯或為1。
C.n個變量的最大項之邏輯與為0。
D.具有相鄰性的兩個最大項之積可以合并成一個或項，并消去一對因子。
A.任意兩個最小項mi和mj（i≠j），其邏輯與為1。
B.n個變量的全部最小項之邏輯或為0。
C.某一個最小項不是包含在函數(shù)F中，就是包含在函數(shù)
D.具有相鄰性的兩個最小項之和可以合并成一項，并消去一對因子。
A.0⊙0＝1
B.1⊙1＝0
C.0⊙1＝1
D.1⊙0＝0
最新試題
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）
用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。
試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
電可擦除的PROM器件是（）
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實現(xiàn)（）。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？