A.輸入寄存器
B.DAC寄存器
C.D/A轉(zhuǎn)換器
D.輸出緩沖器
您可能感興趣的試卷
你可能感興趣的試題
A.電子模擬開關(guān)
B.運(yùn)算放大器
C.數(shù)據(jù)比較器
D.電阻譯碼網(wǎng)絡(luò)
A.數(shù)碼鎖存器
B.電子開關(guān)
C.電阻網(wǎng)絡(luò)
D.譯碼器
A.線性誤差
B.增益誤差
C.偏移誤差
D.非線性誤差
A.偏移誤差
B.增益誤差
C.線性誤差
D.非線性誤差
A.直接比較型
B.間接比較型
C.倒T型電阻網(wǎng)絡(luò)
D.權(quán)電流網(wǎng)絡(luò)
最新試題
具有“有1出0、全0出1”功能的邏輯門是（）
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）