A.算術(shù)邏輯運(yùn)算單元
B.控制器
C.通用寄存器組
D.I/O總線
您可能感興趣的試卷
你可能感興趣的試題
A.系統(tǒng)總線的寬度為32位
B.處理的數(shù)據(jù)長度只能為32位
C.CPU字長為32位
D.通用寄存器數(shù)目為32個
A.Cache擴(kuò)充了主存儲器的容量
B.Cache可以降低由于CPU與主存之間的速度差異造成的系統(tǒng)性能影響
C.Cache的有效性是利用了對主存儲器訪問的局部性特征
D.Cache中通常保存著主存儲器中部分內(nèi)容的一份副本
A.時鐘周期大于機(jī)器周期
B.時鐘周期等于機(jī)器周期
C.機(jī)器周期大于指令周期
D.指令周期大于時鐘周期
A."1"的個數(shù)為奇數(shù)
B."1"的個數(shù)為偶數(shù)
C.最低位為"1"
D.最高位為"1"
A.4
B.6
C.8
D.10
若用8位機(jī)器碼表示二進(jìn)制數(shù)-111，則原碼表示的十六進(jìn)制形式為__（1）___；補(bǔ)碼表示的十六進(jìn)制形式為__（2）__。
空白（1）處應(yīng)選擇（）
A.81
B.87
C.OF
D.FF
A.外部設(shè)備的數(shù)量
B.計(jì)算機(jī)的制造成本
C.計(jì)算機(jī)的體積
D.主存儲器容量大小
A.算術(shù)邏輯運(yùn)算單元
B.控制器
C.通用寄存器組
D.I/O總線
A.DRAM
B.EPROM
C.SRAM
D.EEPROM
A.F9
B.F0
C.89
D.80
最新試題
某邏輯電路有兩個輸入端和一個輸出端，輸入端用X和Y表示，輸出端用Z表示。當(dāng)且僅當(dāng)X和y同時為1時，Z才為0，則該電路的邏輯表達(dá)式為（）。
32位微處理器的32是指（）。
計(jì)算機(jī)中，執(zhí)行一條指令所需要的時間稱為指令周期，完成一項(xiàng)基本操作所需要的時間稱為機(jī)器周期，時鐘脈沖的重復(fù)周期稱為時鐘周期。因此（）。
以下關(guān)于CPU與主存之間增加高速緩存（Cache）的敘述中，錯誤的是（）。
空白（2）處應(yīng)選擇（）
以下關(guān)于精簡指令集計(jì)算機(jī)（RISC）指令系統(tǒng)特點(diǎn)的敘述中，錯誤的是（）。
設(shè)內(nèi)存按字節(jié)編址，若8K×8bit存儲空間的起始地址為7000H，則該存儲空間的最大地址編號為（）。
空白（1）處應(yīng)選擇（）
空白（1）處應(yīng)選擇（）
若內(nèi)存按字節(jié)編址，用存儲容量為32K×8bit的存儲器芯片構(gòu)成地址編號A0000H至DFFFFH的內(nèi)存空間，則至少需要（）片。