A.960
B.873
C.1371
D.480
您可能感興趣的試卷
你可能感興趣的試題
A.1.04GB/s
B.2.08GB/s
C.4.16GB/s
D.8.32GB/s
A.減少主機(jī)箱的體積
B.解決容量、價(jià)格、速度三者之間的矛盾
C.保存大量數(shù)據(jù)方便
D.操作方便
A.4
B.6
C.8
D.10
A.16
B.20
C.24
D.32
A.算術(shù)運(yùn)算結(jié)果
B.邏輯運(yùn)算結(jié)果
C.運(yùn)算類型
D.算術(shù)、邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)
最新試題
PCI總線是計(jì)算機(jī)中一種非常重要的外部總線，從數(shù)據(jù)寬度上看，PCI總線有32b、64b之分；從總線速度上分，有33MHz、66MHz兩種。經(jīng)過(guò)改良后的PCI-X，最高可以達(dá)到64b@133MHz，其數(shù)據(jù)傳輸速率為（）。
采用串行接口進(jìn)行七位ASCII碼的傳送，帶有一位奇校驗(yàn)位、一位起始位和一位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為（）。
下列敘述中正確的是（）。
計(jì)算機(jī)的存儲(chǔ)器采用多級(jí)方式是為了（）。
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）
若內(nèi)存按字節(jié)編址，用存儲(chǔ)容量為4Kb×8的存儲(chǔ)器芯片構(gòu)成地址編號(hào)8000H至FFFFH的內(nèi)存空間，則至少需要（）片。
計(jì)算機(jī)的內(nèi)存儲(chǔ)器與外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器（1）。內(nèi)存儲(chǔ)器可與CPU（2）交換信息。內(nèi)存儲(chǔ)器可分為（3）和ROM?？瞻祝?）處應(yīng)選擇（）
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲(chǔ)器按字節(jié)編址，指令字長(zhǎng)32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動(dòng)加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）
下列部件中不屬于輸入設(shè)備的有（1）。既可作為輸入設(shè)備，又可以作為輸出設(shè)備的是（2）?？瞻祝?）處應(yīng)選擇（）
先進(jìn)行地址計(jì)算，再訪問(wèn)內(nèi)存的尋址方式是（）。