現(xiàn)在定義了一個(gè)1位的加法器addbit(ci,a,b,co,sum),模塊的結(jié)果用表達(dá)式表示為{co,sub}=a+b+ci,其中a,b為兩個(gè)加數(shù),ci為來自低位的進(jìn)位,sum為和,co為向高位的進(jìn)位,如果以此1位加法器構(gòu)建四位加法器,同時(shí)定義頂層模塊中的端口信號(hào)和中間變量的定義:
下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是()。
A.addbit U0(r1[0],r2[0],ci,result[0],cl)
B.addbit (r1[0],r2[0],ci,result[0],c1)
C.addbit U0(ci,r1[0],r2[0],cl,result[0])
D.addbit (r1,r2,ci,result,c1)
您可能感興趣的試卷
你可能感興趣的試題
A.過程描述方式
B.行為描述方式
C.數(shù)據(jù)流描述方式
D.尋跡描述方式
A./*...*/
B.{...}
C.begin...end
D.module...endmodule

最新試題
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器,若采樣時(shí)間0.01s,那么它能夠測量的最大頻率是多少?()
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?數(shù)字頻率計(jì)設(shè)計(jì)中的測頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()
?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。