填空題負(fù)反饋放大電路產(chǎn)生自激振蕩的幅度條件是（），相位條件是（）。
；φA＋φF＝（2n＋1）φ，n為整數(shù)您可能感興趣的試卷
最新試題
CD放大器具有較（）的輸入電阻和較（）的輸出電阻。?????
題型：?jiǎn)雾?xiàng)選擇題
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過(guò)程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問(wèn)此刻電路輸入端D0，D1電平可能分別為（）。
題型：?jiǎn)雾?xiàng)選擇題
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
題型：多項(xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開(kāi)始和結(jié)束方式是（）。
題型：?jiǎn)雾?xiàng)選擇題
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無(wú)效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
題型：?jiǎn)雾?xiàng)選擇題