問答題
放大電路如圖所示,電路中電容容量足夠大,三極管的β=50,rbb’=200Ω,UBE=0.6V,RB1=120KΩ,RB2=40KΩ,RC=RL=4KΩ,RE=2.1KΩ,VCC=12V,信號源內(nèi)阻RS=10KΩ,
(1)估算電路的靜態(tài)工作點(diǎn)IBQ、IEQ、UCEQ;
(2)計算電路的放大倍數(shù)、輸入電阻Ri和輸出電阻Ro的值。
(3)去掉旁路電容CE,求電壓放大倍數(shù),輸入電阻Ri。
您可能感興趣的試卷
你可能感興趣的試題

最新試題
在對數(shù)字鐘計時、校時模塊進(jìn)行仿真時,設(shè)秒信號的周期為10ns,若要觀察24時制計數(shù)是否正確,那么在復(fù)位信號無效,計時使能信號有效的情況下,仿真需運(yùn)行多長時間?()
題型:單項選擇題
?CS放大器中引入源極電阻RS,其作用有()。?
題型:多項選擇題
假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時,溝道夾斷點(diǎn)向漏極移動。
題型:判斷題
?在verilogHDL的數(shù)字表達(dá)方式用,和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有()。
題型:多項選擇題
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有()。
題型:多項選擇題