單項(xiàng)選擇題555集成電路有雙極型和CMOS型兩種,雙極型的優(yōu)點(diǎn)是()。
A.功耗低
B.輸入阻抗高
C.輸出功率大
D.噪聲小
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題至少()片74197(集成4位二進(jìn)制計(jì)數(shù)器)可以構(gòu)成M=1212的計(jì)數(shù)。
A.12
B.11
C.3
D.2
2.單項(xiàng)選擇題下列觸發(fā)器中不能用于移位寄存器的是()
A.D觸發(fā)器
B.JK觸發(fā)器
C.基本RS觸發(fā)器
D.負(fù)邊沿觸發(fā)D觸發(fā)器

最新試題
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
題型:判斷題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
題型:?jiǎn)雾?xiàng)選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:?jiǎn)雾?xiàng)選擇題
?某次電路實(shí)驗(yàn)中,一同學(xué)按如下電路圖連接電路,完成實(shí)驗(yàn)。其中D0,D1端為輸入端,S0與S1為輸出端。在實(shí)驗(yàn)過程中,該同學(xué)觀測(cè)到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請(qǐng)問此刻電路輸入端D0,D1電平可能分別為()。
題型:?jiǎn)雾?xiàng)選擇題
用作電壓放大器時(shí),CS放大器不合適的參數(shù)為()。?
題型:?jiǎn)雾?xiàng)選擇題