判斷題RC微分電路的時(shí)間常數(shù)要遠(yuǎn)大于輸入的矩形波脈沖寬度。
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題組合邏輯門電路的特點(diǎn)是（）
A.輸入和輸出間存在反饋
B.輸出狀態(tài)和原狀態(tài)有關(guān)
C.具有記憶能力
D.不具記憶能力
2.單項(xiàng)選擇題組合邏輯電路任意時(shí)刻的穩(wěn)態(tài)輸出取決于（）
A.該時(shí)刻的輸入信號
B.該時(shí)刻輸入信號和輸入信號作用前電路的狀態(tài)
C.輸入信號作用前電路的狀態(tài)
D.輸出信號
最新試題
?TTL或非門組成的邏輯電路如圖所示，當(dāng)輸入為以下哪種狀態(tài)時(shí)會(huì)出現(xiàn)冒險(xiǎn)現(xiàn)象？（）
題型：單項(xiàng)選擇題
?CS放大器中引入源極電阻RS，其作用有（）。?
題型：多項(xiàng)選擇題
在對數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號無效，計(jì)時(shí)使能信號有效的情況下，仿真需運(yùn)行多長時(shí)間？（）
題型：單項(xiàng)選擇題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
題型：判斷題
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
題型：單項(xiàng)選擇題