放大電路如下圖所示，電路中電容容量足夠大，三極管的β＝50，rbb’＝200Ω，UBE＝0.6V，RB1＝120KΩ，RB2＝40KΩ，RC＝RL＝4KΩ，RE＝2.1KΩ，VCC＝12V，信號源內(nèi)阻RS＝10KΩ，
（1）估算電路的靜態(tài)工作點(diǎn)IBQ、IEQ、UCEQ；
（2）畫出微變等效電路；
（3）計(jì)算電路的放大倍數(shù)Au、Aus、輸入電阻Ri和輸出電阻Ro的值。
（4）去掉旁路電容CE，求電壓放大倍數(shù)Au，輸入電阻Ri。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
現(xiàn)在定義了一個(gè)1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達(dá)式表示為{co，sub}=a+b+ci，其中a，b為兩個(gè)加數(shù)，ci為來自低位的進(jìn)位，sum為和，co為向高位的進(jìn)位，如果以此1位加法器構(gòu)建四位加法器，同時(shí)定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進(jìn)行邏輯實(shí)現(xiàn)中的表達(dá)式正確的是（）。
?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。
已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值，那么各狀態(tài)下器件的工作狀態(tài)為（）。
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過程中，該同學(xué)觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。